

Digital 1, 7 Abril

Máquina de Estado $\rightarrow$ Diagrama de flujo

$O^* = f(O, I) \rightarrow$ Memoria

$O = f(I) \rightarrow$ Combinatoria

Registros {Combinatoria
"normales"} $\rightarrow$ Requiere memoria

"Analizar los sistemas
Si requieren o no
memoria"

Contadores

Sumadores CL

"Algoritmo de
Quine-McCluskey"


Simplificar funciones
Booleanas

"Tablas" {Multiplexores
Combinadores $\rightarrow$ No requiere memoria
Codificadores

Verilog (Sintaxis Digital)

Diagrama de
caja negra

• Conocer las In y Out



Identificar cuantos modules
Son necesarios y combinatoria

Programar
Verilog $\rightarrow$ "Half_adder" $\rightarrow$ Sumador

Dispositivos de Memoria

• latch_RS (Set-Reset) $\rightarrow$ Diferencia entre latch y flip-flop

• Repositorio $\rightarrow$ GitHub
• Registros $\rightarrow$ Corrimiento << y >>

Activación
"Nivel"

Activación
"Flanco"

nededge CLK $\rightarrow$ Flanco de Bajada

Repositorio Digital UN

Nota: Estudiar todas las compuertas, multiplexores, mapas de Karnaugh
Reparar apuntes, menos significativo (Bit) y mayor (Bit)

Abril 10 Digital 1

Maquinas de Estado Algoritmicas $\neq$ Maquina de Estado
"Desarrollo" Maquina de Control

- 1 Diagrama de Flujo
- 2 Maquina de Control y Diagrama de Estados
- 3 Diagrama de Bloques
- 4 Descripción en Verilog

→ Sale del diagrama de Estados

1 Tabla de Estados

2 Ecuaciones de Min Términos / Max Términos

3 Descripción en Verilog

Reg[2:0] State → Registro

Start: Begin

A=0

B=1

if (...)

..

..)

logica de
Salida

logica de
Estado siguiente

Ver señales tipo
"Wire" para
conexión entre
módulos

if def Bench → Simulación Modeltime

Después de la Simulación realizar la
Simulación Post Síntesis

Logica
de estado
siguiente
Combinatoria
Logica de
Salida

Memoria → Secuencial

Maquina de Control

Siempre tener las
señales de Init y Done

Tarea

- Generar un archivo donde
ya estancie los diferentes
módulos del multiplexador

↳ Carpeta en GitHub
Control-Mult

Falta el Registro de
Comienzo

Digital 1, 21 Abril

Ejercicios

1. Diagrama de Caja Negra
2. Diagrama de flujo
3. Verificación
4. Listar Variables
5. Camino de datos
6. Bloque de control

App diagram

Que entradas
y salidas
tengo

Al describir las variables
basado en el diagrama de
flujo, definir correctamente
las señales para controlar
dichas variables.

Tomar el bit más significativo → Ejercicios de Corrimiento




Data más significativo


- Toma la mitad del Registro
- Pasa el dato al siguiente

LD → load

Registro de Corrimiento (2 datos)



Sumador - Restador



Usar XOR en Sumador - Restador

Estudiar multiplicación de maxiterminos

Analizar max terminos y min terminos a fin de escribir las ecuaciones (0 a 7)

Analizar cada complemento Acumulador

Comparador → Es una NOR

Combinación enpleando Flip-Flop - Tipo Q

Verilog → Modelice → Comandos (Grupos de Tarca)
 Exportación → Formato Modelice
 Make Sin
 Make Target - Isr Sin

Simulador de Verilog Archivo → Vcd → VHDLwait

Instanciación: llamar module dentro de otro Comp art (.B(B));

Test bench → Siempre hay dos circuitos

Verilog y Vector de prueba

Circuito Combinatorio
 Circuito Secuencial

Simulación y ver el funcionamiento de la descripción del código

Simulador "I Verilog"

Corrimiento

$$\begin{array}{r} 001 \\ + 001 \\ \hline 010 \end{array}$$


Carry

$m=0$
 $a, b=0$
 Denota $R=0$

$q=2$
 $c=0$

Complemento a 1

$$1101011 \rightarrow 0010100$$



Complemento a 2

Metodo 1

$$\begin{array}{r} 110110 \\ \xrightarrow{\text{Comp 1}} \\ 001001 \\ + 1 \\ \hline 001010 \end{array}$$

mantiene

Metodo 2

$$001010$$

$$\begin{array}{r} 001001 \\ + 1 \\ \hline 001010 \end{array}$$

$$1010$$

Resta

$$1000 \rightarrow 4$$

$$\begin{array}{r} 1100 \rightarrow M=1100 \\ - 0100 \rightarrow S=1100 \\ \hline 1000 \end{array}$$

Complemento a 2

Carry

A veces se le suma

Velocidad multiplexor 11 bits 1250

Test Bench Module que es tiene calculos en las celulas

- Mismas Variables
- Diferentes indicaciones

Tener misma cantidad de modulos que test Bench tener

TS

Harrodo Makefile

Modulos

-

Caja negra

-

Parámetros

- Tumbados de
manejos

-

Señales interconexión
(Tumbados)

-

-

Nombre Instancia (Declarar):

Caja Central Genera todo RIK, Resto

Se maneja
con cajas Varias

manejable

- Definir objetos

maquina de control se usa
con flanco de subida

Tanto la simulación

como los modulos

deben tener el mismo

flanco de subida
y reloj

La maquina de control va

en un flanco y los demas
en otro

En un flip-flop no se puede poner

a cambiar los datos al mismo
tiempo del reloj